अलीकडे, इंटेलने एक नवीन चिप लाँच केली आहे जी सहभागी होऊ शकते विकिपीडिया खाण कोणत्याही अडथळ्याशिवाय. असे म्हणतात ब्लॉकस्केल, ज्याचा उद्देश ऊर्जा-कार्यक्षम तंत्रज्ञानाचा वापर करणे आणि क्रिप्टोकरन्सी मायनिंगच्या वाढत्या मागणीला तोंड देणे हे आहे. या वर्षाच्या अखेरीस ही चिप बाजारात आणली जाईल. Argo Blockchain, Block Inc., Hive Blockchain Technologies, आणि GRIID इन्फ्रास्ट्रक्चर या उत्पादनासाठी ग्राहकांच्या पहिल्या बॅचच्या रूपात आधीपासूनच आहेत.
नवीन पिढी ASICs
इंटेलची ब्लॉकस्केल ऍप्लिकेशन-स्पेसिफिक इंटिग्रेटेड सर्किट (ASIC) चिप ही एक प्रगती आहे कारण ती विकेंद्रीकरण न करता मोजण्याची लवचिकता आणि क्षमता देते. त्यांच्या संशोधन आणि विकास विभागाने ही चिप तयार केली. याच ठिकाणी ASIC ने उर्जा कार्यक्षम बनवण्यासाठी प्रूफ-ऑफ-वर्क करार नेटवर्कसाठी हॅशिंग प्रदान केले आहे.
इंटेलचे उपाध्यक्ष आणि प्रवेगक संगणकीय प्रणाली आणि ग्राफिक्स गटातील कस्टम कम्प्यूटचे महाव्यवस्थापक, बालाजी कणगीचेरला, सामायिक केले की कंपनीला ब्लॉकचेनमधील बाजाराच्या सतत स्वारस्याची जाणीव आहे. त्याने पुढे चिपचे एक समाधान म्हणून वर्णन केले जे "ग्राहकाच्या ऑपरेटिंग वातावरणाची पर्वा न करता हॅशिंग थ्रूपुट आणि ऊर्जा कार्यक्षमतेचे इष्टतम संतुलन प्रदान करेल."
इंटेलने त्याचे नवीन अनावरण केले # बिटकॉइन (# बीटीसी) खाण चिप, ब्लॉकस्केल. हार्डवेअर SHA-256 एनक्रिप्शन वापरून प्रूफ-ऑफ-वर्क ब्लॉकचेनवर ऑपरेट करण्यासाठी डिझाइन केलेले आहे. $ बीटीसी pic.twitter.com/Qf7bMeeU8f
— टोकन मेट्रिक्स (@tokenmetricsinc) एप्रिल 4, 2022
जोस रिओस, इंटेल येथील एक्सीलरेटेड कॉम्प्युटिंग सिस्टीम्स आणि ग्राफिक्स ग्रुपमधील ब्लॉकचेन आणि बिझनेस सोल्यूशन्सचे महाव्यवस्थापक, यांनी देखील उत्पादनाबद्दल उत्साह व्यक्त केला. रिओसचा असा विश्वास आहे की ब्लॉकस्केल “बिटकॉइन खाण कंपन्यांना पुढील वर्षांमध्ये स्थिरता आणि हॅश रेट स्केलिंग उद्दिष्टे साध्य करण्यात मदत करण्यात मोठी भूमिका बजावणार आहे.
शीर्ष वैशिष्ट्ये
चिपमध्ये सुरक्षित हॅश अल्गोरिदम-256 (SHA-256) आहे, ज्यामुळे ब्लॉकचेन ऍप्लिकेशन्सची कार्य क्षमता वाढते. कण वारंवारता श्रेणींच्या पलीकडे ऑपरेट केला जाऊ शकतो. त्यासह, सिस्टम डिझाइनर कामगिरी आणि कार्यक्षमता यांच्यातील संतुलन राखू शकतात. ब्लॉकस्केल ASIC च्या वैशिष्ट्यांमध्ये पुढील गोष्टींचा समावेश आहे:
- प्रति साखळी जास्तीत जास्त 256 एकात्मिक सर्किट्स धारण करते
- लवचिक बॉड-रेटसह UART इंटरफेस (जास्तीत जास्त 10 एमबीपीएस)
- ऑन-चिप तापमान आणि व्होल्टेज सेन्सिंग क्षमता
https://twitter.com/cazenove_uk/status/1511031209001897989
पहिल्या पिढीच्या चिपमध्ये वेफर एरियामध्ये फक्त 14.0mm^2 होते. काल्पनिकदृष्ट्या, ते एका सिलिकॉन वेफरमधून सुमारे 4,000 चिप्स काढू शकतात. दरम्यान, ब्लॉकस्केलमध्ये प्रति चिप 52mm^2 आणि AMD Zen 3 कोर आहे ज्यामध्ये 3.24mm^2 लहान आहे. नवीन पिढीमध्ये, एका वेफरमधून सुमारे 1,250 चिप्स काढत, आकार आणि कार्यप्रदर्शन दोन्ही तीव्र केले जातात.
इंटेलने सांगितले की ब्लॉकस्केल एएसआयसी चिप बनवण्याचा त्यांचा हेतू इलेक्ट्रॉनिक पुरवठ्यावर होणारा परिणाम कमी करण्याचा आहे. क्रिप्टोकरन्सी मायनिंगमध्ये फायदा मोठा आहे.
फोटो क्रेडिटः वैशिष्ट्य प्रतिमा इंटेलच्या मालकीची आहे आणि प्रेस वापरासाठी प्रदान केली गेली आहे.
